Technology ·
AMD rozpoczyna produkcję chipu serwerowego EPYC 'Venice', pierwszego procesora wysokiej wydajności w technologii 2nm
AMD rozpoczęło zwiększanie produkcji swojego procesora serwerowego nowej generacji EPYC 'Venice' na zaawansowanym węźle procesowym 2nm firmy TSMC na Tajwanie - to pierwszy w branży chip do obliczeń wysokiej wydajności, który osiągnął ten kamień milowy, z do 256 rdzeniami Zen 6.
Zsyntetyzowane przez AI na podstawie źródeł podanych poniżej.
AMD ogłosiło, że jego procesor serwerowy nowej generacji EPYC, o kryptonimie 'Venice', rozpoczął zwiększanie produkcji w zaawansowanej technologii procesowej 2nm firmy TSMC w zakładach na Tajwanie, z planami późniejszego rozszerzenia produkcji na fabrykę TSMC w Arizonie. Firma twierdzi, że Venice to pierwszy w branży produkt do obliczeń wysokiej wydajności, który osiągnął produkcję na węźle N2 firmy TSMC - kamień milowy w wyścigu producentów chipów o dalsze zmniejszanie rozmiarów tranzystorów.
Venice mieści do 256 rdzeni Zen 6 i, według AMD, zapewnia wzrost wydajności obliczeniowej o około 70 procent w porównaniu z obecną linią EPYC 'Turin', która zasila znaczną część dzisiejszej infrastruktury centrów danych i chmury obliczeniowej. Chip formalnie zadebiutował na konferencji AMD Advancing AI 2026 w San Francisco, oznaczając komercyjny debiut pierwszego serwerowego CPU x86 zbudowanego na architekturze tranzystorów Gate-All-Around 2nm firmy TSMC.
AMD wykorzystało to wydarzenie także do ogłoszenia kolejnego procesora o kryptonimie 'Verano', sygnalizując, że mapa drogowa serwerów firmy sięga znacznie dalej niż Venice. Ogłoszenie zaostrza konkurencję z rywalem Intel oraz innymi głównymi klientami TSMC o dostęp do najnowocześniejszych mocy produkcyjnych, ponieważ popyt na chipy do AI i chmury obliczeniowej nadal obciąża globalny łańcuch dostaw półprzewodników.
Key facts
- AMD's EPYC "Venice" is the first HPC chip in production on TSMC's 2nm node
- Venice packs up to 256 Zen 6 cores
- AMD claims roughly a 70% compute performance gain over EPYC Turin
- AMD also announced a follow-on chip codenamed "Verano"
Related articles
Technology ·
IBM and University of Chicago Demonstrate Verified Quantum Advantage With Error-Corrected Logical Qubits
IBM and University of Chicago researchers completed a quantum computation using 70 error-corrected logical qubits in about 15 minutes, a task infeasible for leading classical simulation methods, while also verifying the result's accuracy.
Technology ·
Google Unveils Pixel 11 Lineup With Tensor G6 Chip and Seven Years of Updates
Google introduced the Pixel 11, Pixel 11 Pro, and Pixel 11 Pro XL smartphones on August 12, powered by the new Tensor G6 processor and backed by a seven-year software support commitment.
Technology ·
Meta Closes Privacy Loophole That Let Users Record With Their Smart Glasses' Light Hidden
Meta has rolled out a software update for its Ray-Ban Meta, Oakley Meta, and Meta AI glasses that immediately stops recording if the camera's indicator light is covered mid-video, closing a loophole that had circulated widely online.
Technology ·
Hope and Concern Swirls for Ohioans Around 'World's Largest Datacenter'
A massive $500bn artificial intelligence datacenter project in Piketon, Ohio, backed by OpenAI, Nvidia, and Japanese investors, has sparked both economic hope for thousands of jobs and environmental concerns.
Technology ·
London Robotaxi Rollout Delayed Unlikely to Launch This Year
The deployment of self-driving robotaxis on London streets has been delayed due to regulatory and technical hurdles, pushing back initial plans by Uber and Wayve to begin trips later this summer.
Comments
Loading comments...