AMD、サーバー向けチップ「Venice」の生産を開始、2nmプロセス初の高性能プロセッサ

AMDは、次世代EPYCサーバープロセッサ、コードネーム「Venice」が、台湾の施設でTSMCの先進的な2nmプロセス技術による生産増強を開始したと発表した。後にTSMCのアリゾナ工場にも生産を拡大する計画だという。同社によれば、VeniceはTSMCのN2ノードでの生産に到達した業界初の高性能コンピューティング製品であり、チップメーカー各社がトランジスタサイズをさらに縮小する競争における一つの節目だとしている。

Veniceは最大256基のZen 6コアを搭載し、AMDによれば、現在のデータセンターやクラウドコンピューティングインフラの多くを支える現行のEPYC「Turin」シリーズと比較して、計算性能が約70%向上するという。このチップはサンフランシスコで開催されたAMDの「Advancing AI 2026」カンファレンスで正式に発表され、TSMCの2nmゲートオールアラウンドトランジスタアーキテクチャで構築された初のx86サーバーCPUの商用デビューとなった。

AMDはこのイベントを利用して、コードネーム「Verano」と呼ばれる後継プロセッサも発表し、同社のサーバーロードマップがVeniceをはるかに超えて続くことを示した。この発表は、AIおよびクラウドコンピューティング向けチップの需要が世界の半導体供給網に引き続き負荷をかける中、最先端の製造能力へのアクセスをめぐる競合インテルおよびTSMCの他の主要顧客との競争を激化させている。